A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Wideband Real-Time Deception Jamming Method for Countering ISAR Based on Parallel Convolution Um método de engano de banda larga em tempo real para combater ISAR baseado em convolução paralela

Ning TAI, Huan LIN, Chao WEI, Yongwei LU, Chao WANG, Kaibo CUI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Como o ISAR é amplamente aplicado em muitas ocasiões e fornece imagens de alta resolução do alvo, as contramedidas ISAR estão atraindo cada vez mais atenção. A maioria dos métodos atuais de interferência enganosa não são adequados para realização de engenharia devido à pesada carga de cálculo ou ao grande atraso de cálculo. O bloqueio fraudulento contra o ISAR requer grandes recursos de computação e algoritmos de desempenho em tempo real. Muitos estudos sobre interferência de alvos falsos assumem que o bloqueador é capaz de receber o eco do alvo ou transmitir o sinal de interferência para o alvo real, o que às vezes não é possível. Como impor a propriedade do alvo ao sinal de radar interceptado é fundamental para um bloqueador enganoso. Este artigo propõe um algoritmo de interferência baseado em convolução paralela e quantização de um bit. O algoritmo é capaz de produzir um único alvo falso na imagem ISAR pelo próprio jammer. A exigência de recursos de computação está dentro das capacidades dos atuais processadores de sinais digitais, como FPGA ou DSP. O método processa as amostras de sinal de radar em paralelo e gera o sinal de interferência na taxa de dados ADC, resolvendo o problema de que o desempenho em tempo real não é satisfeito quando a taxa de dados de entrada para convolução é muito maior que a frequência de clock do FPGA. . Para reduzir a carga computacional da convolução, é utilizada a quantização de um bit. A multiplicação complexa é implementada por recursos lógicos, o que reduz significativamente o consumo de multiplicadores FPGA. O sinal de bloqueio de convolução paralela, cuja taxa de data excede a taxa de clock do FPGA, é introduzido e analisado detalhadamente. Em teoria, a largura de banda do sinal de interferência pode ser metade da frequência de amostragem do ADC de alta velocidade, tornando o algoritmo de interferência proposto capaz de combater sinais ISAR de banda ultralarga. O desempenho e a validade do método proposto são verificados por simulações. Este método de interferência é em tempo real e capaz de produzir um alvo falso de grande tamanho com o baixo custo do dispositivo FPGA.

Publicação
IEICE TRANSACTIONS on Communications Vol.E103-B No.5 pp.609-617
Data de publicação
2020/05/01
Publicitada
2019/11/06
ISSN online
1745-1345
DOI
10.1587/transcom.2019EBP3109
Tipo de Manuscrito
PAPER
Categoria
Sentindo

autores

Ning TAI
  State Key Laboratory of Complex Electromagnetic Environment Effects on Electronics and Information System (CEMEE)
Huan LIN
  Luoyang Electronic Equipment Test Center (LEETC)
Chao WEI
  Luoyang Electronic Equipment Test Center (LEETC)
Yongwei LU
  Luoyang Electronic Equipment Test Center (LEETC)
Chao WANG
  National University of Defense Technology (NUDT)
Kaibo CUI
  National University of Defense Technology (NUDT)

Palavra-chave