A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An Energy Efficient Instruction Window for Scalable Processor Architecture Uma janela de instruções com eficiência energética para arquitetura de processador escalonável

Min CHOI, Seungryoul MAENG

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Os microprocessadores modernos alcançam alto desempenho de aplicação com um nível aceitável de dissipação de energia. Em termos de compensação entre potência e desempenho, a janela de instruções é particularmente importante. Isso ocorre porque aumentar o tamanho da janela atinge alto desempenho, mas o dimensionamento ingênuo da janela de instrução convencional pode aumentar severamente a complexidade e o consumo de energia. Neste artigo, propomos técnicas de janela de instruções de baixo consumo para microprocessadores contemporâneos. Primeiro, o pequeno buffer de reordenação (SROB) reduz a dissipação de energia por meio da alocação diferida e da liberação antecipada. A alocação diferida atrasa a alocação de instruções SROB até que todas as suas dependências de dados sejam resolvidas. Então, as instruções são executadas na ordem do programa e liberadas mais rapidamente do SROB. Isso resulta em maior utilização de recursos e baixo consumo de energia. Em segundo lugar, substituímos uma fila de problemas convencional por uma tabela de consulta direta (DLT) com uma técnica eficiente de tradução de tags. O esquema de tradução resolve a dependência de instruções, especialmente no caso de um produtor para vários consumidores. A eficiência do esquema de tradução decorre do fato de que a grande maioria das dependências de instruções existe dentro de um bloco básico. Resultados experimentais mostram que o projeto proposto reduz significativamente o consumo de energia para benchmarks SPEC2000.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E91-C No.9 pp.1427-1436
Data de publicação
2008/09/01
Publicitada
ISSN online
1745-1353
DOI
10.1093/ietele/e91-c.9.1427
Tipo de Manuscrito
Special Section PAPER (Special Section on Advanced Processors Based on Novel Concepts in Computation)
Categoria

autores

Palavra-chave