A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 0.8-V 250-MSample/s Double-Sampled Inverse-Flip-Around Sample-and-Hold Circuit Based on Switched-Opamp Architecture Um circuito de amostragem e retenção inversa de amostragem dupla de 0.8 V 250 MSample/s com base na arquitetura de amplificador operacional comutado

Hsin-Hung OU, Bin-Da LIU, Soon-Jyh CHANG

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo propõe uma estrutura de amostragem e retenção (S/H) de baixa tensão e alta velocidade com excelente eficiência energética. Com base na técnica de amplificador operacional comutado, uma arquitetura inversa que maximiza o fator de feedback é empregada no S/H proposto. Um mecanismo de amostragem dupla insensível à distorção é apresentado para aumentar o rendimento em um fator de dois, ao mesmo tempo que elimina a incompatibilidade de temporização associada aos circuitos de amostragem dupla. Além disso, um amplificador operacional de entrada dupla e saída dupla é proposto para incorporar amostragem dupla no S/H baseado em amplificador operacional comutado. Este amplificador operacional também remove o efeito de memória em circuitos de amostragem dupla e apresenta tempo de ativação rápido para melhorar o desempenho de velocidade em circuitos com amplificador operacional comutado. Os resultados da simulação usando um modelo de processo CMOS de 0.13 µm demonstram que o circuito S/H proposto tem uma distorção harmônica total de -67.3 dB até 250 MSample/s e uma distorção harmônica de 0.8 VPP faixa de entrada com alimentação de 0.8 V. O consumo de energia é de 3.5 mW e a figura de mérito é de apenas 7.4 fJ/passo.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E91-C No.9 pp.1480-1487
Data de publicação
2008/09/01
Publicitada
ISSN online
1745-1353
DOI
10.1093/ietele/e91-c.9.1480
Tipo de Manuscrito
PAPER
Categoria
Circuitos eletrônicos

autores

Palavra-chave