A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Novel Layout Optimization Technique for Miniaturization and Accurate Design of MMICs Uma nova técnica de otimização de layout para miniaturização e design preciso de MMICs

Shin CHAKI, Yoshinobu SASAKI, Naoto ANDOH, Yasuharu NAKAJIMA, Kazuo NISHITANI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo descreve uma nova técnica de otimização de layout usando simulação eletromagnética (EM). Circuitos equivalentes simples ajustados aos resultados da simulação EM são empregados neste método, para apresentar um guia de modificação para um padrão de layout. Erros de ajuste também são investigados com alguns padrões de layout, a fim de esclarecer o intervalo aplicável do método, pois os erros restringem o intervalo. O método foi adotado com sucesso para um amplificador MMIC de baixo ruído (LNA) de banda X. O padrão de layout do amplificador foi otimizado em apenas dois dias e o amplificador alcançou o desempenho desejado - um ganho de 35 dB e um valor de ruído de 1.7 dB - em um ciclo de desenvolvimento. A área efetiva do chip foi miniaturizada para 4.8 mm2. A área pode ser menor que 70% em comparação com um MMIC de layout convencional.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E82-C No.11 pp.1960-1967
Data de publicação
1999/11/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section INVITED PAPER (Special Issue on High-Frequency/High-Speed Devices for Information and Communication Systems in the 21st Century)
Categoria
CIs RF de baixo consumo de energia

autores

Palavra-chave