A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Reversible Energy Recovery Logic Circuits and Its 8-Phase Clocked Power Generator for Ultra-Low-Power Applications Circuitos lógicos de recuperação de energia reversível e seu gerador de energia com clock de 8 fases para aplicações de potência ultrabaixa

Joonho LIM, Dong-Gyu KIM, Soo-Ik CHAE

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Propusemos a Lógica de Recuperação de Energia Reversível (RERL) usando um esquema de clock de 8 fases, que é uma lógica adiabática reversível de trilho duplo para aplicações de energia ultrabaixa. Como eliminamos a perda de energia não adiabática no RERL usando o conceito de lógica reversível, o RERL tem apenas perdas adiabáticas e de vazamento. Neste artigo explicamos seu funcionamento e projeto lógico e apresentamos sua simulação e resultados experimentais. Também apresentamos um gerador de energia com clock de 8 fases e eficiência energética que usa um indutor fora do chip. Com os resultados da simulação para o somador completo, confirmamos que o circuito RERL consumiu substancialmente menos energia do que outros circuitos lógicos em operação em baixa velocidade. Avaliamos um chip de teste implementado com tecnologia CMOS de 0.6 µm, que integrava uma cadeia de inversores com um gerador de energia sincronizado. Nos resultados experimentais, o circuito RERL consumiu apenas 4.5% da energia dissipada de um circuito CMOS estático a uma velocidade operacional ideal de 40 kHz. Concluindo, o RERL é adequado para aplicações que não requerem alto desempenho, mas baixo consumo de energia, pois seu consumo de energia pode ser reduzido ao mínimo reduzindo a frequência de operação até que as perdas adiabáticas e de vazamento sejam iguais.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E82-C No.4 pp.646-653
Data de publicação
1999/04/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
PAPER
Categoria
Eletrônica Integrada

autores

Palavra-chave