A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Approaches for Reducing Power Consumption in VLSI Bus Circuits Abordagens para redução do consumo de energia em circuitos de barramento VLSI

Kunihiro ASADA, Makoto IKEDA, Satoshi KOMATSU

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo resume métodos de redução de potência aplicáveis ​​a sistemas de barramento VLSI em termos de redução de oscilação de sinal, redução de capacitância efetiva e redução de transição de sinal, que foram estudados no grupo de pesquisa dos autores. Em cada método o conceito básico é revisado rapidamente juntamente com alguns exemplos de sua aplicação. Uma perspectiva futura também é descrita na conclusão.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E83-C No.2 pp.153-160
Data de publicação
2000/02/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section INVITED PAPER (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
Categoria

autores

Palavra-chave