A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection Uma arquitetura de cache de alto desempenho e baixo consumo de energia com seleção especulativa de caminhos

Koji INOUE, Tohru ISHIHARA, Kazuaki MURAKAMI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo propõe uma nova abordagem para alcançar alto desempenho e baixo consumo de energia para caches associativos de conjunto. A cache, chamada cache associativo de conjunto de previsão de caminho, seleciona especulativamente uma única via, que provavelmente conterá os dados desejados pelo processador, do conjunto designado por um endereço de memória, antes de iniciar um acesso normal ao cache. Ao acessar apenas a única via prevista, em vez de acessar todas as vias de um conjunto, o consumo de energia pode ser reduzido. Para que o cache de previsão de caminho tenha um bom desempenho, a precisão da previsão de caminho é importante. Este artigo mostra que a precisão de uma previsão de caminho baseada em MRU (usada mais recentemente) é superior a 90% para a maioria dos programas de benchmark. O cache de previsão de caminho proposto melhora o produto ED (atraso de energia) em 60-70% em comparação com o cache associativo de conjunto convencional.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E83-C No.2 pp.186-194
Data de publicação
2000/02/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
Categoria

autores

Palavra-chave