A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Low-Voltage 42.4 G-BPS Single-Ended Read-Modify-Write Bus and Programmable Page-Size on a 3D Frame-Buffer Um barramento de leitura, modificação e gravação de terminação única de 42.4 G-BPS de baixa tensão e tamanho de página programável em um buffer de quadro 3D

Kazunari INOUE, Hideaki ABE, Kaori MORI, Shuji FUKAGAWA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Vários tipos de arquitetura de alta largura de banda usando a tecnologia DRAM incorporada foram apresentados anteriormente. Na maioria dos casos, eles usam implementação de barramento amplo e/ou velocidade de barramento rápida, que acarretam a penalidade de área da matriz e muito consumo de energia ao mesmo tempo. O barramento de leitura-modificação-gravação de terminação única proposto aumenta a largura de banda duas vezes mais, enquanto mantém o mesmo tamanho e velocidade do barramento. O barramento de dados compreende um barramento de leitura de 1 k bits e um barramento de gravação de 1 k bits, cada um trabalhando simultaneamente e tem amplitude de 0 V a 1 V, portanto, o consumo de energia medido é de apenas 0.3 W a uma frequência de 166 MHz. . Um tamanho de página programável reduz a taxa de erros de página e melhora eficientemente a largura de banda que é comparável ao barramento amplo e abordagem de velocidade rápida. Todos os recursos propostos são implementados em um buffer de quadros 3D para atingir largura de banda de 42.4 G-BPS.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E83-C No.2 pp.195-204
Data de publicação
2000/02/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
Categoria

autores

Palavra-chave