A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

RAM BIST BIST RAM

Jacob SAVIR

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo descreve um esquema de teste de memória de acesso aleatório (RAM, às vezes também chamado de array) que possui os seguintes atributos: (1) Pode ser usado tanto no modo integrado quanto no modo off chip/módulo. (2) Pode ser usado para testar e diagnosticar matrizes nuas. (3) O diagnóstico de falhas é simples e “gratuito” para algumas falhas durante o teste. (4) Nunca está sujeito a alias. (5) Dependendo da duração do teste, ele pode detectar muitos tipos de falhas, como células presas, falhas de decodificador, curtos, sensibilidade a padrões, etc. (6) Se usado como recurso integrado, não desacelera o operação normal da matriz. (7) Não requer armazenamento de respostas corretas. Um único bit de resposta sempre indica se uma falha foi detectada. Assim, o requisito de armazenamento para a implementação do esquema de teste é zero. (8) Se usado como um recurso integrado, a sobrecarga de hardware é muito baixa.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E84-C No.1 pp.102-107
Data de publicação
2001/01/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
PAPER
Categoria
Eletrônica Integrada

autores

Palavra-chave