A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Low Power CMOS Design Challenges Desafios de design CMOS de baixo consumo de energia

Tadahiro KURODA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

O dimensionamento da tecnologia se tornará difícil devido ao power wall. Por outro lado, a futura tecnologia informática e de comunicações exigirá uma redução adicional na dissipação de energia. Como nenhuma nova tecnologia de dispositivo energeticamente eficiente está no horizonte, o design CMOS de baixo consumo de energia deve ser desafiado. Este artigo discute o que e quanto os projetistas podem fazer para reduzir o consumo de energia do CMOS.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E84-C No.8 pp.1021-1028
Data de publicação
2001/08/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section INVITED PAPER (Special Issue on Silicon Nanodevices)
Categoria

autores

Palavra-chave