A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Resolution Enhancement Techniques for High-Speed Multi-Stage Pipelined ADC's Based on a Multi-Bit Multiplying DAC Técnicas de aprimoramento de resolução para ADCs em pipeline de vários estágios de alta velocidade com base em um DAC multiplicador de vários bits

Joon-Seok LEE, Se-Hoon JOO, Seung-Hoon LEE

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo propõe técnicas de aprimoramento de resolução para conversores analógico-digitais (ADCs) pipelined multi-estágios de alta velocidade baseados em um conversor digital-analógico multiplicador de vários bits/estágios. As técnicas propostas aumentam a resolução do ADC e simultaneamente minimizam a área do chip, a dissipação de energia e a complexidade do circuito, removendo o procedimento de rateio de ganho, que é necessário em ADCs convencionais de múltiplos estágios calibrados digitalmente para reduzir erros de ganho inevitáveis ​​entre estágios com mais de dois estágios calibrados . A resolução do ADC proposto pode ser estendida ainda mais combinando um esquema convencional de comutação de capacitor de feedback comutado com a autocalibração de domínio digital.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E84-C No.8 pp.1092-1099
Data de publicação
2001/08/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
PAPER
Categoria
Circuitos eletrônicos

autores

Palavra-chave