A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

CMOS Transistor in Nanoscale Era Transistor CMOS na Era da Nanoescala

Bin YU

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo aborda os desafios fundamentais e possíveis soluções no projeto e fabricação de transistores CMOS em escala nanométrica. Componentes tecnológicos essenciais, como dielétricos de porta avançados, junção ultra-rasa, engenharia de perfil de dopante de canal e salicida são discutidos. O transistor ultraescalado com comprimento de porta física de até 15 nm é demonstrado como um esforço contínuo para levar a tecnologia CMOS planar tradicional ao seu limite físico.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E85-C No.5 pp.1052-1056
Data de publicação
2002/05/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section INVITED PAPER (Special Issue on Advanced Sub-0.1 µm CMOS Devices)
Categoria

autores

Palavra-chave