A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 3V 8-Bit 200MSPS CMOS ADC with an Improved Analog Latch and a Novel Digital Encoder Um ADC CMOS de 3 V, 8 bits e 200 MSPS com uma trava analógica aprimorada e um novo codificador digital

Sanghoon JOO, Minkyu SONG

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Neste artigo, é proposto um conversor analógico-digital de dobramento/interpolação CMOS de 3 V e 8 bits 200MSPS. Ele emprega uma arquitetura eficiente cuja FR (Folding Rate) é 8, NFB (Number of Folding Block) é 4 e IR (Interpolating Rate) é 8. Com o propósito de melhorar o SNR, circuitos distribuídos de rastreamento e retenção são incluídos na frente final do estágio de entrada. Para obter uma operação de alta velocidade e baixa potência, é proposta uma trava analógica dinâmica melhorada. Além disso, é proposto um codificador digital baseado em um novo algoritmo de termômetro e um algoritmo de correção de erros de atraso. O chip foi fabricado com tecnologia CMOS de n poços de 0.35 µm, 2 poli e 3 metais. A área efetiva do chip é 1200 µm 800 µm e dissipa cerca de 210 mW com fonte de alimentação de 3 V. O INL está dentro 1 LSB e DNL estão dentro 1 LSB, respectivamente. O SNR é de cerca de 43 dB, quando a frequência de entrada é de 10 MHz a uma frequência de clock de 200 MHz.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E85-C No.8 pp.1554-1561
Data de publicação
2002/08/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Issue on High-Performance Analog Integrated Circuits)
Categoria

autores

Palavra-chave