A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Evaluation of Heavy-Ion-Induced Single Event Upset Cross Sections of a 65-nm Thin BOX FD-SOI Flip-Flops Composed of Stacked Inverters Avaliação de seções transversais de perturbação de evento único induzidas por íons pesados ​​de flip-flops FD-SOI de caixa fina de 65 nm compostos por inversores empilhados

Kentaro KOJIMA, Kodai YAMADA, Jun FURUTA, Kazutoshi KOBAYASHI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

As seções transversais que causam distúrbios de evento único por íons pesados ​​são sensíveis à concentração de dopagem nas regiões de fonte e dreno, e à estrutura das regiões elevadas de fonte e dreno, especialmente em FDSOI. Devido ao efeito bipolar parasita (PBE), flip-flops endurecidos por radiação com transistores empilhados em FDSOI tendem a ter erros suaves, o que é consistente com os resultados de medição por irradiação de íons pesados. Os resultados da simulação do dispositivo neste estudo mostram que a seção transversal é proporcional à espessura do silício da camada elevada e inversamente proporcional à concentração de dopagem no dreno. O aumento da concentração de dopagem na região de fonte e dreno aumenta a recombinação Auger dos portadores e suprime o efeito bipolar parasitário. O PBE também é suprimido pela diminuição da espessura do silício da camada elevada. Cgg-Vgs e Ids-Vgs as características mudam menores do que a mudança suave de tolerância ao erro. A tolerância suave a erros pode ser efetivamente otimizada usando esses dois determinantes com apenas um pequeno impacto nas características do transistor.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E103-C No.4 pp.144-152
Data de publicação
2020/04/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.2019CDP0007
Tipo de Manuscrito
Special Section PAPER (Special Section on Solid-State Circuit Design — Architecture, Circuit, Device and Design Methodology)
Categoria
Circuitos eletrônicos

autores

Kentaro KOJIMA
  Kyoto Institute of Technology
Kodai YAMADA
  Kyoto Institute of Technology
Jun FURUTA
  Kyoto Institute of Technology
Kazutoshi KOBAYASHI
  Kyoto Institute of Technology

Palavra-chave