A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Co-Design of Binary Processing in Memory ReRAM Array and DNN Model Optimization Algorithm Co-projeto de processamento binário em matriz ReRAM de memória e algoritmo de otimização de modelo DNN

Yue GUAN, Takashi OHSAWA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Nos últimos anos, a rede neural profunda (DNN) alcançou resultados consideráveis ​​em muitas tarefas de inteligência artificial, por exemplo, processamento de linguagem natural. No entanto, a complexidade computacional da DNN é extremamente alta. Além disso, o desempenho da arquitetura de computação tradicional de von Neumann tem diminuído devido ao problema da parede de memória. O processamento na memória (PIM), que coloca a computação na memória e reduz a movimentação de dados, quebra a barreira da memória. Acredita-se que ReRAM PIM seja uma arquitetura disponível para aceleradores DNN. Neste trabalho, um novo projeto de sistema neuromórfico ReRAM é proposto para processar DNN totalmente em array de forma eficiente. A matriz ReRAM binária é composta por células de armazenamento 2T2R e amplificadores de detecção de espelho de corrente. Um esquema de referência BL fictício é proposto para geração de tensão de referência. Um modelo binário DNN (BDNN) é então construído e otimizado no conjunto de dados MNIST. O modelo atinge uma precisão de validação de 96.33% e é implantado no sistema ReRAM PIM. O método de otimização do modelo de co-projeto entre o dispositivo de hardware e o algoritmo de software é proposto com a ideia de utilizar informações de variação de hardware como incerteza no procedimento de otimização. Este método é analisado para obter um projeto de hardware viável e um modelo generalizável. Implantado com esse modelo de co-design, o array ReRAM processa DNN com alta robustez contra flutuações de fabricação.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E103-C No.11 pp.685-692
Data de publicação
2020/11/01
Publicitada
2020/05/13
ISSN online
1745-1353
DOI
10.1587/transele.2019ECP5046
Tipo de Manuscrito
PAPER
Categoria
Eletrônica Integrada

autores

Yue GUAN
  Waseda University
Takashi OHSAWA
  Waseda University

Palavra-chave