A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Local Memory Mapping of Multicore Processors on an Automatic Parallelizing Compiler Mapeamento de memória local de processadores multicore em um compilador de paralelização automática

Yoshitake OKI, Yuto ABE, Kazuki YAMAMOTO, Kohei YAMAMOTO, Tomoya SHIRAKAWA, Akimasa YOSHIDA, Keiji KIMURA, Hironori KASAHARA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

A utilização de memória local de sistemas embarcados de tempo real para sistemas de alto desempenho com processadores multi-core tornou-se um fator importante para satisfazer restrições de prazos rígidos. No entanto, os desafios residem na área de gestão eficiente da hierarquia de memória, como a decomposição de grandes dados em pequenos blocos para caber na memória local e a transferência de blocos para reutilização e substituição. Para resolver esse problema, este artigo apresenta um método de otimização de compilador que gerencia automaticamente a memória local de processadores multi-core. O método seleciona e mapeia dados multidimensionais em blocos de memória especificados por software, chamados Blocos Ajustáveis. Esses blocos são hierarquicamente divisíveis com tamanhos variados definidos pelas características da aplicação de entrada. Além disso, o método introduz estruturas de mapeamento chamadas Template Arrays para manter os índices dos dados multidimensionais decompostos. O trabalho proposto é implementado no compilador de paralelização automática OSCAR e as avaliações foram realizadas no processador Renesas RP2 de 8 núcleos. Resultados experimentais do NAS Parallel Benchmark, benchmark SPEC e aplicações multimídia mostram a eficácia do método, obtendo acelerações máximas de 20.44 com 8 núcleos utilizando memória local a partir de versões sequenciais de núcleo único que usam memória off-chip.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E103-C No.3 pp.98-109
Data de publicação
2020/03/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.2019LHP0010
Tipo de Manuscrito
Special Section PAPER (Special Section on Low-Power and High-Speed Chips)
Categoria

autores

Yoshitake OKI
  Waseda University
Yuto ABE
  Waseda University
Kazuki YAMAMOTO
  Waseda University
Kohei YAMAMOTO
  Waseda University
Tomoya SHIRAKAWA
  Waseda University
Akimasa YOSHIDA
  Meiji University
Keiji KIMURA
  Waseda University
Hironori KASAHARA
  Waseda University

Palavra-chave