A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 0.37mm2 Fully-Integrated Wide Dynamic Range Sub-GHz Receiver Front-End without Off-Chip Matching Components Em 0.37mm2 Front-end do receptor sub-GHz de ampla faixa dinâmica totalmente integrado sem componentes correspondentes fora do chip

Yuncheng ZHANG, Bangan LIU, Teruki SOMEYA, Rui WU, Junjun QIU, Atsushi SHIRANE, Kenichi OKADA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo apresenta um front-end de receptor totalmente integrado, porém compacto, para aplicações Sub-GHz, como Internet das Coisas (IoT). A rede correspondente do amplificador de baixo ruído (LNA) aproveita uma técnica de aumento de indutância. Um indutor no chip relativamente pequeno com uma área compacta consegue o casamento de impedância em uma frequência tão baixa. Além disso, um modo mixer passivo ignora o LNA para estender a faixa dinâmica do receptor. O mixer passivo fornece correspondência com a interface da antena de 50Ω para eliminar a necessidade de componentes passivos adicionais. Portanto, o receptor pode ser totalmente integrado sem quaisquer componentes correspondentes fora do chip. A célula seguidora de tensão invertida (FVF) é adotada no filtro passa-baixa (LPF) e no amplificador de ganho variável (VGA) por sua alta linearidade e baixo consumo de energia. Fabricado em processo LP CMOS de 65 nm, o front-end do receptor proposto ocupa 0.37 mm2 área central, com uma potência de entrada tolerável variando de -91.5dBm a -1dBm para sinal GMSK de 500kbps na frequência de 924MHz. O consumo de energia é de 1mW com fonte de 1.2V.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E105-C No.7 pp.334-342
Data de publicação
2022/07/01
Publicitada
2022/01/20
ISSN online
1745-1353
DOI
10.1587/transele.2021CDP0003
Tipo de Manuscrito
Special Section PAPER (Special Section on Solid-State Circuit Design — Architecture, Circuit, Device and Design Methodology)
Categoria

autores

Yuncheng ZHANG
  Tokyo Institute of Technology
Bangan LIU
  Tokyo Institute of Technology
Teruki SOMEYA
  Tokyo Institute of Technology
Rui WU
  Tokyo Institute of Technology
Junjun QIU
  Tokyo Institute of Technology
Atsushi SHIRANE
  Tokyo Institute of Technology
Kenichi OKADA
  Tokyo Institute of Technology

Palavra-chave