A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Compact and High-Resolution CMOS Switch-Type Phase Shifter Achieving 0.4-dB RMS Gain Error for 5G n260 Band Um deslocador de fase tipo switch CMOS compacto e de alta resolução que atinge erro de ganho de 0.4 dB RMS para banda 5G n260

Jian PANG, Xueting LUO, Zheng LI, Atsushi SHIRANE, Kenichi OKADA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo apresenta um deslocador de fase do tipo switch CMOS compacto e de alta resolução (STPS) para a banda n5 da rede móvel de 5ª geração (260G). Neste trabalho, estão incluídos quatro estágios de mudança de fase grosseira e um estágio de sintonia de alta resolução. Os estágios grosseiros baseados na topologia T em ponte são capazes de fornecer cobertura de fase de 202.5° com um passo de sintonia de 22.5°. Para melhorar ainda mais a resolução da mudança de fase, um estágio compacto de ajuste fino cobrindo 23° também é integrado aos estágios grosseiros. A resolução de mudança de fase de sub-grau é realizada para suportar a direção precisa do feixe e a calibração de fase de alta precisão no novo rádio 5G. Algoritmo de controle de fase simplificado e perda de inserção suprimida também podem ser mantidos pelo estágio de ajuste fino proposto. Na medição, os erros de ganho RMS alcançados em 39 GHz são de 0.1 dB e 0.4 dB para os estágios grosso e fino, respectivamente. Os erros de fase RMS alcançados em 39 GHz são 3.1° para os estágios grossos e 0.1° para o estágio fino. Entre 37 GHz e 40 GHz, a perda de retorno medida em todos os estados de sintonia de fase é sempre melhor que -14 dB. O deslocador de fase proposto consome uma área central de apenas 0.12 mm2 com processo CMOS de 65 nm, que economiza área.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E105-C No.3 pp.102-109
Data de publicação
2022/03/01
Publicitada
2021/08/31
ISSN online
1745-1353
DOI
10.1587/transele.2021ECP5002
Tipo de Manuscrito
PAPER
Categoria
Microondas, Ondas Milimétricas

autores

Jian PANG
  Tokyo Institute of Technology
Xueting LUO
  Tokyo Institute of Technology
Zheng LI
  Tokyo Institute of Technology
Atsushi SHIRANE
  Tokyo Institute of Technology
Kenichi OKADA
  Tokyo Institute of Technology

Palavra-chave