A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Hybrid, Asymmetric and Reconfigurable Input Unit Designs for Energy-Efficient On-Chip Networks Projetos de unidades de entrada híbridas, assimétricas e reconfiguráveis ​​para redes on-chip com eficiência energética

Xiaoman LIU, Yujie GAO, Yuan HE, Xiaohan YUE, Haiyan JIANG, Xibo WANG

  • Exibições de texto completo

    4

  • Cite isto

Resumo:

A complexidade e a escala das Networks-on-Chip (NoCs) estão crescendo à medida que mais elementos de processamento e dispositivos de memória são implementados em chips. No entanto, sob orçamentos de energia rigorosos, também é fundamental reduzir o consumo de energia das NoCs em prol da eficiência energética. Neste artigo, apresentamos três novos projetos de unidades de entrada para roteadores on-chip que tentam reduzir seu consumo de energia e, ao mesmo tempo, conservar o desempenho da rede. A ideia principal por trás de nossos projetos é organizar buffers nas unidades de entrada tendo em mente as características do tráfego da rede; como em nossas observações, apenas uma pequena parcela do tráfego de rede são pacotes longos (compostos por múltiplos flits), o que significa que é justo implementar buffers híbridos, assimétricos e reconfiguráveis ​​para que eles sejam direcionados principalmente para pacotes curtos (tendo apenas um single flit), daí o menor consumo de energia e sobrecarga de área. As avaliações mostram que nossos projetos de unidades de entrada híbridas, assimétricas e reconfiguráveis ​​podem alcançar uma redução média do consumo de energia por flit em 45%, 52.3% e 56.2% abaixo de 93.6% (para projetos híbridos) e 66.3% (para projetos assimétricos e reconfiguráveis) de a área original do roteador, respectivamente. Entretanto, observamos apenas uma pequena degradação na latência da rede (variando de 18.4% a 1.5%, em média) com as nossas propostas.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E106-C No.10 pp.570-579
Data de publicação
2023/10/01
Publicitada
2023/04/10
ISSN online
1745-1353
DOI
10.1587/transele.2022CTP0005
Tipo de Manuscrito
Special Section PAPER (Special Section on Analog Circuits and Their Application Technologies)
Categoria

autores

Xiaoman LIU
  Shenyang University of Technology
Yujie GAO
  Shenyang University of Technology
Yuan HE
  Shenyang University of Technology,Keio University
Xiaohan YUE
  Shenyang University of Technology
Haiyan JIANG
  Shenyang University of Technology
Xibo WANG
  Shenyang University of Technology

Palavra-chave