A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Fully Digital AGC System with 100 MHz Bandwidth and 35 dB Dynamic Range Power Detectors for DVB-S2 Application Um sistema AGC totalmente digital com largura de banda de 100 MHz e detectores de potência de faixa dinâmica de 35 dB para aplicação DVB-S2

YoungGun PU, Kang-Yoon LEE

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo apresenta um sistema de controle de ganho totalmente digital com um novo detector de potência de alta largura de banda e ampla faixa dinâmica para aplicação DVB-S2. Como a relação de potência pico-média (PAPR) do sistema DVB-S2 é tão alta e o requisito de tempo de estabilização é tão rigoroso, o esquema convencional de controle de ganho analógico de circuito fechado não pode ser usado. O controle de ganho digital é necessário para o controle robusto de ganho e a interface digital direta com o modem de banda base. Além disso, possui diversas vantagens sobre o controle de ganho analógico em termos de tempo de estabilização e insensibilidade ao processo, variação de tensão e temperatura. Para ter uma ampla faixa de ganho com resolução de passo fino, um novo sistema AGC é proposto. O sistema é composto por VGAs digitais de alta largura de banda, detectores de potência de ampla faixa dinâmica com detector RMS, ADC tipo SAR de baixa potência e um controlador de ganho digital. Para reduzir o consumo de energia e a área do chip, apenas um ADC tipo SAR é usado e sua entrada é intercalada no tempo com base em quatro detectores de energia. Os resultados de simulação e medição mostram que o novo sistema AGC converge com erro de ganho inferior a 0.25 dB para o nível desejado dentro de 10 µs. Ele é implementado em um processo CMOS de 0.18 µm. Os resultados de medição do sistema IF AGC proposto exibem faixa de ganho de 80 dB com resolução de 0.25 dB, 8nV/ ruído referido de entrada e IIP de 5 dBm3 com consumo de energia de 60 mW. O detector de potência mostra a faixa dinâmica de 35 dB para entrada de 100 MHz.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E92-C No.1 pp.127-134
Data de publicação
2009/01/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.E92.C.127
Tipo de Manuscrito
PAPER
Categoria
Circuitos eletrônicos

autores

Palavra-chave