A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Low-Power Reduced Kick-Back Comparator with Improved Calibration for High-Speed Flash ADCs Um comparador de retrocesso reduzido de baixa potência com calibração aprimorada para ADCs flash de alta velocidade

Guy TORFS, Zhisheng LI, Johan BAUWELINCK, Xin YIN, Jan VANDEWEGE, Geert Van Der PLAS

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

É apresentado um novo comparador reduzido de retrocesso de baixa potência para uso em conversores analógico-digitais (ADC) de flash de alta velocidade. O comparador proposto combina transistores cascode para reduzir o ruído de retrocesso com uma tensão limite integrada para remover o consumo de energia estática de uma referência. Sem degradar outros valores, o ruído de retrocesso é reduzido por um fator 8, em comparação com um projeto anterior sem transistores cascode. Uma estrutura de calibração aprimorada também é proposta para melhorar a linearidade quando usada em um ADC. Simulado em tecnologia CMOS padrão, o comparador consome 106.5 µW com fonte de alimentação de 1.8 V e frequência de clock de 1 GHz.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E92-C No.10 pp.1328-1330
Data de publicação
2009/10/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.E92.C.1328
Tipo de Manuscrito
LETTER
Categoria
Componentes Eletrônicos

autores

Palavra-chave