A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Low-Leakage and Low-Power Implementation of High-Speed Logic Gates Implementação de baixo vazamento e baixo consumo de energia de portas lógicas de alta velocidade

Tsung-Yi WU, Liang-Ying LU

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Neste artigo, propomos novas portas AND baseadas em portas de transmissão (baseadas em TG), portas OR baseadas em TG e portas lógicas de transistor de passagem que possuem novas estruturas e têm contagens de transistores mais baixas do que aquelas propostas por outros autores. Todas as portas propostas operam em pleno andamento e têm menos correntes de fuga e atrasos mais curtos do que as portas CMOS convencionais. Em comparação com as portas CMOS convencionais de 65 nm, nossas portas de 65 nm propostas neste artigo podem melhorar as correntes de fuga, o consumo dinâmico de energia e os atrasos de propagação em médias de 42.4%, 8.1% e 13.5%, respectivamente. Os sintetizadores lógicos podem usá-los para facilitar a redução de potência. Os resultados experimentais mostram que uma ferramenta comercial de otimização de potência pode reduzir ainda mais a corrente de fuga e a potência dinâmica em até 39.85% e 18.69%, respectivamente, quando a biblioteca de células padrão usada pela ferramenta contém nossas portas propostas.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E92-C No.4 pp.401-408
Data de publicação
2009/04/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.E92.C.401
Tipo de Manuscrito
Special Section PAPER (Special Section on Low-Leakage, Low-Voltage, Low-Power and High-Speed Technologies for System LSIs in Deep-Submicron Era)
Categoria

autores

Palavra-chave