A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Experimental Evaluation of Dynamic Power Supply Noise and Logical Failures in Microprocessor Operations Avaliação Experimental de Ruído Dinâmico de Fonte de Alimentação e Falhas Lógicas em Operações de Microprocessadores

Mitsuya FUKAZAWA, Masanori KURIMOTO, Rei AKIYAMA, Hidehiro TAKATA, Makoto NAGATA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

As operações lógicas na integração digital CMOS são altamente propensas a falhar à medida que a quantidade de queda da fonte de alimentação (PS) se aproxima do limite de falha. A variação de tensão do PS é caracterizada por monitores de ruído embutidos em um microprocessador de 32 bits com tecnologia CMOS de 90 nm, e relacionada com falhas de operação por meio de programação em nível de instrução para análise lógica de falhas. A combinação do tamanho da queda de tensão e do caminho lógico ativado determina a sensibilidade à falha e a classe de falhas. A observação experimental, bem como a simulação simplificada, são aplicadas para a compreensão detalhada do impacto do ruído PS nas operações lógicas de circuitos integrados digitais.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E92-C No.4 pp.475-482
Data de publicação
2009/04/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.E92.C.475
Tipo de Manuscrito
Special Section PAPER (Special Section on Low-Leakage, Low-Voltage, Low-Power and High-Speed Technologies for System LSIs in Deep-Submicron Era)
Categoria

autores

Palavra-chave