A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Architectural Exploration and Design of Time-Interleaved SAR Arrays for Low-Power and High Speed A/D Converters Exploração arquitetônica e projeto de matrizes SAR intercaladas no tempo para conversores A/D de baixa potência e alta velocidade

Sergio SAPONARA, Pierluigi NUZZO, Claudio NANI, Geert VAN DER PLAS, Luca FANUCCI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Conversores analógico-digitais (ADCs) intercalados no tempo (TI) são frequentemente defendidos como uma solução com eficiência energética para realizar as altas taxas de amostragem exigidas em transceptores de chip único para os esquemas de comunicação emergentes: banda ultralarga, links seriais rápidos, rádio cognitivo e rádio definido por software. No entanto, os efeitos combinados de múltiplas fontes de distorção devido a incompatibilidades de canais (largura de banda, deslocamento, ganho e temporização) afetam severamente o desempenho do sistema e o consumo de energia de um TI ADC e precisam ser considerados desde as fases anteriores do projeto. Neste artigo, o projeto de nível de sistema de TI ADCs é abordado por meio de uma metodologia baseada em plataforma, permitindo a investigação eficaz de diferentes cenários de velocidade/resolução, bem como o impacto do paralelismo na precisão, rendimento, taxa de amostragem, área e consumo de energia. A exploração do espaço de projeto de um ADC de aproximação sucessiva TI é realizada de cima para baixo por meio de simulações de Monte Carlo, explorando modelos comportamentais construídos de baixo para cima após caracterizar implementações viáveis ​​​​dos principais blocos de construção em um processo CMOS de 90 V de 1 nm. Como resultado, são propostas duas implementações do TI ADC que são capazes de fornecer uma excelente figura de mérito abaixo de 0.15 pJ/etapa de conversão.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E92-C No.6 pp.843-851
Data de publicação
2009/06/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.E92.C.843
Tipo de Manuscrito
Special Section PAPER (Special Section on Analog Circuits and Related SoC Integration Technologies)
Categoria

autores

Palavra-chave