A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Design and Implementation of High-Speed Input-Queued Switches Based on a Fair Scheduling Algorithm Projeto e implementação de switches em fila de entrada de alta velocidade com base em um algoritmo de escalonamento justo

Qingsheng HU, Hua-An ZHAO

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Para aumentar a capacidade e a velocidade de processamento dos switches em fila de entrada (IQ), propusemos uma arquitetura de escalonamento escalável (FSSA). Ao empregar FSSA composto por vários subprogramadores em cascata, switches ou roteadores de alto desempenho em larga escala podem ser realizados sem a limitação de capacidade do dispositivo monolítico. Neste artigo, apresentamos um algoritmo de escalonamento justo denominado FSSA_DI baseado em um FSSA aprimorado onde um esquema de iteração distribuída é empregado, o desempenho do escalonador pode ser melhorado e o tempo de processamento também pode ser reduzido. Os resultados da simulação mostram que o FSSA_DI alcança melhor desempenho em atraso médio e taxa de transferência sob cargas pesadas em comparação com outros algoritmos existentes. Além disso, um prático 64 64 FSSA usando o algoritmo FSSA_DI é implementado por quatro FPGAs Xilinx Vertex-4. Os resultados das medições mostram que as taxas de dados da nossa solução podem chegar a 800 Mbps e que a compensação entre desempenho e complexidade do hardware foi resolvida pacificamente.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E93-C No.3 pp.279-287
Data de publicação
2010/03/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.E93.C.279
Tipo de Manuscrito
Special Section PAPER (Special Section on Circuits and Design Techniques for Advanced Large Scale Integration)
Categoria

autores

Palavra-chave