A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

New Low-Voltage Low-Latency Mixed-Voltage I/O Buffer Novo buffer de E/S de baixa tensão e baixa latência de tensão mista

Joung-Yeal KIM, Su-Jin PARK, Yong-Ki KIM, Sang-Keun HAN, Young-Hyun JUN, Chilgee LEE, Tae Hee HAN, Bai-Sun KONG

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Um novo buffer de E/S de tensão mista para operação de baixa tensão e baixa latência é proposto neste artigo. O buffer proposto adota um novo esquema de controle de tempo baseado em atraso para evitar com eficiência problemas como tensão de óxido de porta e degradação de transportadores quentes. O esquema de controle de temporização proposto também permite que o buffer tenha uma latência mais baixa para transmissão de dados, evitando o uso de circuitos críticos de temporização, como portas de transmissão conectadas em série (TGs) e transistores de pilha tripla. A latência para receber dados em baixa tensão de alimentação também é reduzida pelo emprego de um esquema de polarização de porta de transistor empilhado variável. Os resultados da comparação em um processo CMOS de 80 nm indicaram que o buffer de E/S de tensão mista proposto melhorou até 79.3% para receber dados externos e até 23.8% para transmitir dados internos a uma tensão de alimentação de 1.2 V.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E93-C No.5 pp.709-711
Data de publicação
2010/05/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.E93.C.709
Tipo de Manuscrito
LETTER
Categoria
Eletrônica Integrada

autores

Palavra-chave