A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Novel 1T DRAM Cell for Low-Voltage Operation and Long Data Retention Time Nova célula DRAM 1T para operação em baixa tensão e longo tempo de retenção de dados

Woojun LEE, Kwangsoo KIM, Woo Young CHOI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Uma nova célula de memória dinâmica de acesso aleatório (1T DRAM) de um transistor foi proposta para uma operação de baixa tensão e maior tempo de retenção de dados. A célula 1T DRAM proposta tem três características em comparação com uma célula 1T DRAM convencional: baixa concentração de dopagem corporal, uma estrutura de porta rebaixada e um P + porta poli-Si. Os resultados da simulação mostram que a célula DRAM 1T proposta tem tempo de programa <1-ns e tempo de retenção de dados> 100 ms sob a condição de tensão operacional sub-1-V.

Publicação
IEICE TRANSACTIONS on Electronics Vol.E94-C No.1 pp.110-115
Data de publicação
2011/01/01
Publicitada
ISSN online
1745-1353
DOI
10.1587/transele.E94.C.110
Tipo de Manuscrito
PAPER
Categoria
Eletrônica Integrada

autores

Palavra-chave