A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

New Gate Models for Gate-Level Delay Calculation under Crosstalk Effects Novos modelos de porta para cálculo de atraso em nível de porta sob efeitos de diafonia

Tae Il BAE, Jin Wook KIM, Young Hwan KIM

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

À medida que o tamanho do recurso semicondutor diminui, a diafonia devido ao acoplamento capacitivo das interconexões influencia mais seriamente o atraso de propagação do sinal. Além disso, o aumento da frequência operacional enfatiza ainda mais a necessidade de uma análise de temporização mais precisa. Neste artigo, propomos novos modelos de portas para calcular formas de onda de saída de portas sob efeitos de crosstalk, que podem ser usados ​​para estimativa de atraso em nível de porta. Classificamos os modos de operação de dispositivos semicondutores de óxido metálico (MOS) de uma porta em 3 regiões e, a seguir, desenvolvemos modelos lineares simples para cada região. Além disso, apresentamos um método de modelagem de portas não iterativo que é mais eficiente que os métodos iterativos anteriores. Nos experimentos, o método proposto apresenta um erro máximo de 10.70% e um erro médio de 2.63% quando calcula os atrasos de 50% de dois ou três inversores MOS (CMOS) complementares acionando fios paralelos. Em comparação, o método existente apresenta um erro máximo de 25.94% e um erro médio de 3.62% nestas condições.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.12 pp.3488-3496
Data de publicação
2008/12/01
Publicitada
ISSN online
1745-1337
DOI
10.1093/ietfec/e91-a.12.3488
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Modelagem e Análise de Dispositivos e Circuitos

autores

Palavra-chave