A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Maximizing Stuck-Open Fault Coverage Using Stuck-at Test Vectors Maximizando a cobertura de falhas travadas em aberto usando vetores de teste travados

Yoshinobu HIGAMI, Kewal K. SALUJA, Hiroshi TAKAHASHI, Shin-ya KOBAYASHI, Yuzo TAKAMATSU

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Defeitos físicos que não são cobertos por falha presa ou modelo de falha em ponte estão aumentando em circuitos LSI projetados e fabricados em modernas tecnologias Deep Sub-Micron (DSM). Portanto, é necessário visar falhas não travadas e sem ponte. Um preso aberto é um modelo de falha que captura defeitos no nível do transistor. Este artigo apresenta dois métodos para maximizar a cobertura de faltas emperradas usando vetores de teste emperrados. Neste artigo, assumimos que é fornecido um conjunto de testes para detectar falhas travadas e consideramos duas formulações para maximizar a cobertura de travamento aberto usando o conjunto de testes fornecido, como segue. O primeiro problema é formar uma sequência de teste usando cada vetor de teste múltiplas vezes, se necessário, desde que a cobertura emperrada seja aumentada. Neste caso, o objetivo é tornar a sequência de testes resultante tão curta quanto possível, sob a restrição de que a cobertura máxima emperrada seja alcançada usando o conjunto de testes fornecido. O segundo problema é formar uma sequência de teste usando cada vetor de teste exatamente uma vez. Assim, neste caso, o comprimento da sequência de teste é mantido como o número de determinados vetores de teste. Em ambas as formulações a cobertura de faltas estagnadas não muda. A eficácia dos métodos propostos é estabelecida por resultados experimentais para circuitos de referência.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.12 pp.3506-3513
Data de publicação
2008/12/01
Publicitada
ISSN online
1745-1337
DOI
10.1093/ietfec/e91-a.12.3506
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Síntese Lógica, Teste e Verificação

autores

Palavra-chave