A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Unified Test Compression Technique for Scan Stimulus and Unknown Masking Data with No Test Loss Uma técnica unificada de compactação de teste para estímulo de varredura e dados de mascaramento desconhecidos sem perda de teste

Youhua SHI, Nozomu TOGAWA, Masao YANAGISAWA, Tatsuo OHTSUKI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo apresenta uma técnica unificada de compressão de teste para estímulos de varredura e dados de mascaramento desconhecidos com integração perfeita de geração de testes, compressão de testes e mascaramento de todas as respostas desconhecidas para redução de custos de testes de fabricação de alta qualidade. Ao contrário dos métodos de compressão de teste anteriores, a abordagem proposta considera as respostas desconhecidas durante o procedimento de geração do padrão de teste e, em seguida, codifica seletivamente os bits menos especificados (1s ou 0s) em cada fatia de varredura para compactação, enquanto ao mesmo tempo mascara as respostas desconhecidas antes de enviar. para o compactador de resposta. O esquema de teste proposto poderia reduzir drasticamente o volume de dados de teste, bem como o número de canais de teste necessários, usando apenas c canais de testador para dirigir N cadeias de varredura internas, onde c =「registro 2N 」 + 2. Além disso, como todas as respostas desconhecidas poderiam ser mascaradas exatamente antes de entrar no compactador de resposta, a perda de teste devido a respostas desconhecidas seria eliminada. Resultados experimentais em circuitos de referência e projetos maiores indicaram a eficácia da técnica proposta.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.12 pp.3514-3523
Data de publicação
2008/12/01
Publicitada
ISSN online
1745-1337
DOI
10.1093/ietfec/e91-a.12.3514
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Síntese Lógica, Teste e Verificação

autores

Palavra-chave