A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Logic-Level Analysis of Fault Attacks and a Cost-Effective Countermeasure Design Análise em nível lógico de ataques de falha e um projeto de contramedidas econômicas

Masahiro KAMINAGA, Takashi WATANABE, Takashi ENDO, Toshio OKOCHI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo analisa o mecanismo interno de ataques de falhas em microcontroladores e propõe uma política econômica de design de contramedidas de hardware e software. Operações confiáveis ​​de filiais são essenciais para hardware resistente ao DFA. Nosso método é baseado em uma simulação lógica de ataque de falha para encontrar o conjunto mínimo de sinais que contribuem para falhas nas operações da filial e também é baseado na aplicação de lógica parcialmente redundante.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E91-A No.7 pp.1816-1819
Data de publicação
2008/07/01
Publicitada
ISSN online
1745-1337
DOI
10.1093/ietfec/e91-a.7.1816
Tipo de Manuscrito
LETTER
Categoria
Criptografia e Segurança da Informação

autores

Palavra-chave