A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Performance Optimization Method for Pipelined ASIPs in Consideration of Clock Frequency Um método de otimização de desempenho para ASIPs em pipeline levando em consideração a frequência do clock

Katsuya SHINOHARA, Norimasa OHTSUKI, Yoshinori TAKEUCHI, Masaharu IMAI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo propõe um método de otimização de desempenho ASIP levando em consideração a frequência do clock. O desempenho de um processador de conjunto de instruções pode ser medido usando o tempo de execução de um programa aplicativo, que pode ser determinado pelos ciclos de clock para executar o programa aplicativo dividido pela frequência de clock aplicada. Portanto, a frequência do clock também deve ser ajustada para maximizar o desempenho do processador sob determinadas restrições de projeto. Resultados experimentais mostram que o método proposto determina uma combinação ótima de FUs considerando a frequência do clock.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.11 pp.2356-2365
Data de publicação
1999/11/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria

autores

Palavra-chave