A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Schedule-Clock-Tree Routing for Semi-Synchronous Circuits Roteamento Schedule-Clock-Tree para circuitos semi-síncronos

Kazunori INOUE, Wataru TAKAHASHI, Atsushi TAKAHASHI, Yoji KAJITANI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Sabe-se que o período de clock pode ser menor que o máximo de atrasos de sinal entre registradores se o tempo de chegada do relógio a cada registrador estiver devidamente programado. O algoritmo para projetar uma programação de relógio ideal foi fornecido. Neste artigo, propomos um algoritmo de roteamento de árvore de relógio que realiza um determinado cronograma de relógio usando o modelo de atraso de Elmore. Seguindo a estrutura de incorporação de mesclagem diferida (DME), o algoritmo gera uma topologia da árvore de relógio e determina simultaneamente as localizações e tamanhos dos buffers intermediários. Os resultados experimentais mostraram que este método constrói uma árvore de relógio com comprimento de fio moderado para um layout aleatório de registradores escalonados. Notavelmente, o comprimento do fio necessário para um layout suave de registros programados mostrou ser quase igual ao das árvores de relógio com inclinação zero.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.11 pp.2431-2439
Data de publicação
1999/11/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria

autores

Palavra-chave