A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Proposition on Floating Gate Neuron MOS Macromodeling for Device Fabrications Uma proposta sobre macromodelagem MOS de neurônios de porta flutuante para fabricação de dispositivos

Tadahiro OCHIAI, Hiroshi HATANO

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Um transistor MOS de neurônio tem uma porta flutuante e múltiplas portas de entrada que são acopladas capacitivamente à porta flutuante. A redução dramática no número de transistores e interconexões foi alcançada através do emprego do neurônio MOS em projetos de circuitos. Como o eletrodo da porta MOS do neurônio é eletricamente flutuante, não é necessariamente fácil calcular o potencial da porta flutuante usando o simulador de circuito SPICE. A fim de simular circuitos MOS de neurônios de porta flutuante, foi proposto um macromodelo que calcula o potencial da porta flutuante combinando resistências e fontes dependentes de tensão e corrente. Oito tipos de circuitos MOS de neurônios foram projetados e fabricados por um processo CMOS de 1.2 µm de metal duplo de polissilício e dois níveis. Utilizando o SPICE, todos os circuitos MOS dos neurônios foram confirmados para operar corretamente. A tensão limite aparente, vista a partir da porta de entrada no transistor MOS do neurônio de canal n de 2 entradas, é arbitrariamente alterada por um sinal da porta de controle. Inversores MOS de neurônios de múltiplas entradas e circuitos somadores completos MOS de neurônios foram simulados com sucesso. Além disso, a eficácia do macromodelo proposto foi verificada experimentalmente por medições de circuitos fabricados. Os resultados medidos confirmaram que o inversor MOS de neurônios de 3 entradas produz o nível baixo quando o número de portas de entrada às quais um nível alto é aplicado é mais da metade de todas as portas de entrada.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.11 pp.2485-2491
Data de publicação
1999/11/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria

autores

Palavra-chave