A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

The Integrated Scheduling and Allocation of High-Level Test Synthesis O agendamento integrado e alocação de síntese de testes de alto nível

Tianruo YANG

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo apresenta um algoritmo de síntese de testes de alto nível para escalonamento de operações e alocação de caminhos de dados. A alocação do caminho de dados é alcançada por uma técnica de alocação de equilíbrio de controlabilidade e observabilidade que se baseia na análise de testabilidade no nível de transferência de registro. O escalonamento, por outro lado, é realizado por meio de transformações de reescalonamento que alteram o escalonamento padrão para melhorar a testabilidade. Ao contrário de outros trabalhos em que as tarefas de escalonamento e alocação são realizadas de forma independente, nossa abordagem integra escalonamento e alocação executando-os simultaneamente para que os efeitos do escalonamento e da alocação na testabilidade sejam explorados de forma mais eficaz. Além disso, como os loops sequenciais são amplamente reconhecidos por dificultar o teste de um projeto, uma análise completa (funcional e topológica) do loop é realizada no nível de transferência de registro, a fim de evitar a criação de loop durante o processo de síntese de teste integrado. Com uma variedade de benchmarks de síntese, os resultados experimentais mostram claramente as vantagens do algoritmo proposto.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.1 pp.145-158
Data de publicação
1999/01/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
PAPER
Categoria
Tecnologia de Design VLSI e CAD

autores

Palavra-chave