A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Layout Dependent Matching Analysis of CMOS Circuits Análise de correspondência dependente de layout de circuitos CMOS

Kenichi OKADA, Hidetoshi ONODERA, Keikichi TAMARU

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

O layout tem forte influência nas propriedades de correspondência de um circuito. Os modelos de correspondência atuais, que caracterizam estocasticamente não uniformidades aleatórias locais e não uniformidades sistemáticas globais, não são adequados para a análise de correspondência levando em consideração o efeito da realização do layout. A fim de considerar informações topológicas de layout na análise de correspondência, propomos um modelo de correspondência que trata os componentes aleatórios e sistemáticos separadamente. Além disso, caracterizamos o efeito de microcarregamento, que modula a largura da linha fabricada de acordo com a densidade local dos padrões de layout, em análise de correspondência. Com essas duas técnicas, podemos realizar análises de correspondência de circuitos CMOS levando em consideração informações de layout.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.2 pp.348-355
Data de publicação
1999/02/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on Analog Circuit Techniques and Related Topics)
Categoria

autores

Palavra-chave