A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

SCR : SPICE Netlist Reduction Tool SCR: ferramenta de redução de netlist SPICE

Mototaka KURIBAYASHI, Masaaki YAMADA, Hideki TAKEUCHI, Masami MURAKATA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo descreve um método eficiente de redução de netlist SPICE, que permite a simulação coletiva de grandes circuitos. O método reduz uma netlist SPICE apenas aos dispositivos que afetam os resultados da simulação. Partes da netlist podem ter seu tamanho significativamente reduzido, surgindo relativamente discrepâncias entre a simulação SPICE original e a simulação SPICE reduzida. O método de redução dos autores é mais geral que trabalhos anteriores, pois reduz circuitos utilizando os recursos dos transistores MOS. De acordo com resultados experimentais, as taxas de redução podem variar de 1/2 a 1/223. Dependendo da redução, o tempo necessário para executar uma simulação SPICE foi reduzido em uma ou duas ordens de magnitude. Usando este método e trabalhando na netlist reduzida, o SPICE poderia até mesmo lidar com netlist para circuitos muito grandes que normalmente não poderia controlar. O erro de simulação entre a simulação SPICE original e a simulação SPICE reduzida foi de cerca de 3.5%.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.3 pp.417-423
Data de publicação
1999/03/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on Selected Papers from the 11th Workshop on Circuits and Systems in Karuizawa)
Categoria

autores

Palavra-chave