A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Checking Scheme for ABFT Systems Based on Modified PD Graph under an Error Generation/Propagation Model Esquema de Verificação para Sistemas ABFT Baseado em Gráfico PD Modificado sob um Modelo de Geração/Propagação de Erros

Choon-Sik PARK, Mineo KANEKO

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo trata de detecção/localização de falhas em sistemas multiprocessadores, e apresentamos um esquema de verificação baseado no gráfico Modified Processor-Data (MPD) considerando um modelo de geração/propagação de erros para sistemas Tolerantes a Falhas Baseados em Algoritmo (ABFT). O modelo de propagação de erros considerado aqui permite que um resultado de cálculo com múltiplas (mais de uma) entradas erradas seja errôneo ou livre de erros. Também é um algoritmo básico para construir verificações para falha única localizável/duas faltas sistemas ABFT detectáveis ​​baseados no esquema de verificação são descritos com exemplos de projeto.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E82-A No.6 pp.1002-1008
Data de publicação
1999/06/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section of Papers Selected from 1998 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC '98))
Categoria

autores

Palavra-chave