A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A New Method for Constructing IP Level Power Model Based on Power Sensitivity Um novo método para construir modelo de potência em nível IP baseado na sensibilidade à potência

Heng-Liang HUANG, Jiing-Yuan LIN, Wen-Zen SHEN, Jing-Yang JOU

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Como função de um sistema cada vez mais complexo, a reutilização de IP (Propriedade Intelectual) é a tendência do estilo de design de sistemas. Os designers precisam avaliar o desempenho e os recursos de cada bloco IP candidato que pode ser usado em seu projeto, enquanto os provedores de IP esperam manter em segredo a estrutura de seus blocos IP. Um modelo de potência de nível IP é um modelo que utiliza apenas as estatísticas de entrada primária como parâmetros e não revela nenhuma informação sobre os tamanhos dos transistores ou a estrutura do circuito. Este artigo propõe um novo método para construção de modelo de potência adequado para blocos de circuitos de nível IP. É um método de seleção de pontos nominais para modelos de potência baseados em sensibilidades de potência. Ao analisar a relação entre o consumo dinâmico de potência dos circuitos CMOS e as estatísticas do sinal de entrada, é proposta uma diretriz para seleção do ponto nominal. Da nossa análise, o primeiro ponto nominal é selecionado para minimizar o erro médio de estimativa e outros dois pontos nominais são selecionados para minimizar o erro máximo de estimativa. Nossos resultados experimentais em vários circuitos de benchmark mostram a eficácia do método proposto. A precisão média da estimativa é alcançada em 5.78% das simulações de nível de transistor. O método proposto pode ser aplicado para construir um ambiente de estimativa de energia em nível de sistema sem revelar o conteúdo dos blocos IP internos. Assim, é um método promissor para a construção de modelos de potência em nível IP.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.12 pp.2431-2438
Data de publicação
2000/12/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Metodologia de Projeto VLSI

autores

Palavra-chave