A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Cell Synthesis Method for Salicide Process Using Assignment Graph Um método de síntese celular para processo salicida usando gráfico de atribuição

Kazuhisa OKADA, Takayuki YAMANOUCHI, Takashi KAMBE

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Neste artigo, propomos um método de síntese celular para um processo Salicide. Nosso método utiliza a interconexão local entre transistores adjacentes, que está disponível em alguns processos Salicide, e otimiza o posicionamento do transistor de uma célula considerando tanto a área quanto o número de interconexões locais. Desta forma reduzimos o número de fios e contatos metálicos. O modelo de circuito não se restringe à lógica CMOS série-paralelo convencional, e nosso método nos permite sintetizar circuitos de transistor de passagem CMOS. Resultados experimentais mostram que nosso método utiliza a interconexão local de forma eficaz e otimiza a área da célula e o comprimento do fio metálico.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.12 pp.2577-2583
Data de publicação
2000/12/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Síntese de Layout

autores

Palavra-chave