A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 1.0 Gbps CMOS Oversampling Data Recovery Circuit with Fine Delay Generation Method Um circuito de recuperação de dados com sobreamostragem CMOS de 1.0 Gbps com método de geração de atraso fino

Jun-Young PARK, Jin-Ku KANG

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo descreve um circuito de recuperação de dados com sobreamostragem composto por um loop analógico bloqueado com atraso e uma lógica de decisão digital. A nova técnica de sobreamostragem é baseada no circuito de loop bloqueado por atraso bloqueado para vários períodos de clock, em vez de um único período de clock, o que gera uma resolução de tempo menor que o atraso de porta da cadeia de atraso. A lógica digital para recuperação de dados foi implementada partindo do pressuposto de que não há desvio de frequência que prejudique o centro dos dados adquiridos. O chip foi fabricado usando tecnologia CMOS de 0.6 µm. O chip foi testado com dados de entrada NRZ de 1.0 Gb/s com clock de 125 MHz e recupera os dados de entrada serial em oito fluxos de saída de 125 Mb/s.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.6 pp.1100-1105
Data de publicação
2000/06/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section of Papers Selected from 1999 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'99))
Categoria

autores

Palavra-chave