A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A New Clock Routing Algorithm Using Link-Edge Insertion for High Performance IC Design Um novo algoritmo de roteamento de clock usando inserção Link-Edge para projeto de IC de alto desempenho

Kwang-Ki RYOO, Hyunchul SHIN, Jong-Wha CHONG

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Como a distorção do clock é uma das principais restrições para CIs síncronos de alta velocidade, ela deve ser minimizada para se obter alto desempenho. Mas a minimização da distorção do relógio pode aumentar o comprimento total do fio; portanto, o roteamento do relógio é executado dentro do limite de inclinação determinado. O roteamento do relógio sob o limite de inclinação especificado pode diminuir o comprimento total do fio. Um novo algoritmo eficiente para roteamento de clock skew limitado usando inserção de borda de link é proposto neste artigo. Ele satisfaz o limite de inclinação determinado e evita que o comprimento total do fio aumente. É proposto não apenas o algoritmo de minimização do comprimento total do fio e do tempo de atraso usando o novo método de realocação de ponto de fusão, mas também o algoritmo de redução de inclinação do relógio usando a técnica de inserção de borda de link para um par de nós cuja diferença de atraso é grande. O algoritmo proposto constrói uma nova topologia de roteamento de clock que é um modelo de grafo generalizado, enquanto a maioria dos métodos anteriores usa apenas topologia de roteamento estruturada em árvore. Uma nova função de custo é projetada para selecionar dois nós para adição de arestas de enlace. Usando esta função de custo, a diferença de atraso ou distorção do relógio é reduzida conectando dois nós cuja diferença de atraso é grande e a distância é pequena. Além disso, a construção da topologia de roteamento e o algoritmo de dimensionamento de fios são usados ​​para reduzir o atraso do clock. O algoritmo proposto é implementado em linguagem de programação C. Os resultados experimentais mostram que o comprimento total do fio pode ser reduzido sob um determinado limite de inclinação.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E83-A No.6 pp.1115-1122
Data de publicação
2000/06/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section of Papers Selected from 1999 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC'99))
Categoria

autores

Palavra-chave