A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

System-MSPA Design of H.263+ Video Encoder/Decoder LSI for Videotelephony Applications Projeto System-MSPA de codificador/decodificador de vídeo H.263+ LSI para aplicações de videotelefonia

Chawalit HONSAWEK, Kazuhito ITO, Tomohiko OHTSUKA, Trio ADIONO, Dongju LI, Tsuyoshi ISSHIKI, Hiroaki KUNIEDA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Neste artigo, é apresentado um projeto LSI para codificador e decodificador de vídeo para compressão de vídeo H.263+. LSI opera sob frequência de clock de 27 MHz para compactar QCIF (176144 pixels) a uma taxa de quadros de 30 quadros por segundo. O tamanho do núcleo é 4.6 4.6 mm2 em um processo de 0.35 µm. A arquitetura é baseada em módulos dedicados heterogêneos conectados por barramento, denominados arquitetura System-MSPA. Ele emprega módulos dedicados rápidos e de pequena área de chip em nível inferior e os controla empregando o dispositivo programável lento e flexível e uma DRAM externa. O design resulta em sucesso para obter um codificador em tempo real em tamanho bastante compacto, sem perder flexibilidade e capacidade de expansão. Emulação em tempo real e capacidade de teste fácil com PC externo também são implementadas.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.11 pp.2614-2622
Data de publicação
2001/11/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Projeto VLSI

autores

Palavra-chave