A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 32-bit RISC Microprocessor with DSP Functionality: Rapid Prototyping Um microprocessador RISC de 32 bits com funcionalidade DSP: prototipagem rápida

Byung In MOON, Dong Ryul RYU, Jong Wook HONG, Tae Young LEE, Sangook MOON, Yong Surk LEE

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Projetamos um microprocessador RISC de 32 bits com funcionalidade DSP de ponto fixo de 16/32 bits. Este processador, denominado YD-RISC, combina a funcionalidade de microprocessador de uso geral e processador de sinal digital (DSP) usando os princípios de design do computador com conjunto de instruções reduzido (RISC). Possui unidades funcionais para operação aritmética, processamento digital de sinais (DSP) e acesso à memória. Eles operam em paralelo para remover ciclos de parada após DSP ou instruções de carregamento/armazenamento, que geralmente precisam de um ou mais ciclos de latência de emissão além do primeiro ciclo de emissão. O alto desempenho foi alcançado com essas unidades funcionais paralelas, ao mesmo tempo que se adotava uma sofisticada estrutura de pipeline de cinco estágios. A unidade DSP em pipeline pode executar uma instrução de multiplicação-acumulação (MAC) de 32 bits ou de multiplicação complexa de 16 bits a cada um ou dois ciclos através de duas instruções de 17-b. Multiplicadores 17-b e um circuito lógico de exame de operandos. Técnicas de economia de energia, como modo de desligamento e desativação de blocos de execução, permitem baixo consumo de energia. No projeto deste processador, usamos síntese lógica e localização e rota automáticas. Essa abordagem de cima para baixo reduz o tempo de projeto, enquanto uma alta frequência de clock é alcançada através do refinamento da arquitetura do processador.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.5 pp.1339-1347
Data de publicação
2001/05/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
LETTER
Categoria
Processamento de Sinal Digital

autores

Palavra-chave