A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Design of FIR Digital Filters with CSD Coefficients Having Power-of-Two DC Gain and Their FPGA Implementation for Minimum Critical Path Projeto de filtros digitais FIR com coeficientes CSD com ganho CC de potência de dois e sua implementação em FPGA para caminho crítico mínimo

Mitsuru YAMADA, Akinori NISHIHARA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Para filtros digitais FIR de fase linear de baixa complexidade que possuem coeficientes expressos como código de dígito assinado canônico (CSD), é proposto um método de projeto para impor ganho CC de potência de dois. O nível do sinal de saída pode ser facilmente compensado com o da entrada, de modo que a cascata de muitos estágios não cause erros de ganho, que são prejudiciais, por exemplo, em sistemas de medição de alta precisão. O projeto é formulado como um problema de otimização com restrições de resposta de magnitude. A programação linear inteira modificada para códigos CSD é resolvida pelo método branch andbound. O exemplo de projeto mostra a eficácia do filtro obtido em comparação com os filtros CSD existentes. Além disso, é proposto um método de avaliação da área para implementação do filtro em field programmable gate array (FPGA). O exemplo de implementação mostra que o caminho crítico mínimo é obtido com apenas um pequeno aumento na área da matriz.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E84-A No.8 pp.1997-2003
Data de publicação
2001/08/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
PAPER
Categoria
Processamento de Sinal Digital

autores

Palavra-chave