A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

High-Level Test Generation for Asynchronous Circuits from Signal Transition Graph Geração de testes de alto nível para circuitos assíncronos a partir do gráfico de transição de sinal

Eunjung OH, Soo-Hyun KIM, Dong-Ik LEE, Ho-Yong CHOI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Neste artigo, propomos um método eficiente de geração de testes de alto nível para circuitos assíncronos. A geração do teste é baseada no nível de especificação, principalmente no Signal Transition Graph (STG), que é uma espécie de método de especificação para circuitos assíncronos. Definimos um modelo de falha de alto nível, denominado modelo de falha de transição de estado único (STF) no STG. Os padrões de teste para STFs são gerados com base no Stable State Graph (SSG), que pode ser derivado diretamente do STG. O espaço de estados explorado na geração de testes é bastante reduzido e, portanto, o custo de geração de testes é pequeno em termos de tempo de execução. Para melhorar a cobertura de faltas no nível do portão, também propusemos um modelo STF estendido (ESTF) com informações adicionais no nível do portão. Resultados experimentais mostram que o teste gerado para STFs alcança alta cobertura de faltas com baixo custo para faltas únicas do seu circuito de nível de porta sintetizado correspondente. O teste gerado para ESTFs atinge maior cobertura de falhas com o mesmo benchmark em custo de maior tempo de execução. Além disso, também propusemos uma geração de teste trifásico com base nos métodos propostos acima. Uma geração de teste eficaz é implementada em três fases: 3) geração de teste para STFs, 3) geração de teste para ESTFs e 1) geração de teste usando um método assíncrono de passagem de máquina de produto. Os resultados experimentais também mostram que a geração de teste trifásica proposta alcança maior cobertura de faltas no custo de maior tempo de execução.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E85-A No.12 pp.2674-2683
Data de publicação
2002/12/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Geração de teste

autores

Palavra-chave