A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A 16/32Gbps Dual-Mode SerDes Transmitter with Linearity Enhanced SST Driver Um transmissor SerDes de modo duplo de 16/32 Gbps com driver SST de linearidade aprimorada

Li DING, Jing JIN, Jianjun ZHOU

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este resumo apresenta um transmissor de modo duplo de 16/32 Gb/s incluindo um loop de calibração de linearidade para manter a linearidade de amplitude do driver SST. A detecção de linearidade e os correspondentes circuitos de alimentação mestre-escravo são projetados para implementar a arquitetura proposta. O transmissor proposto é fabricado em um processo FD-SOI de 22 nm. O loop de calibração de linearidade reduz os erros de pico de INL do transmissor em 50%, e o RLM aumenta de 92.4% para 98.5% quando o transmissor está no modo PAM4. A área do chip do transmissor é de 0.067 mm2, enquanto a parte proposta com linearidade aprimorada é 0.05 × 0.02 mm2 e o consumo total de energia é de 64.6 mW com uma fonte de alimentação de 1.1 V. O circuito de calibração de linearidade pode ser desconectado do circuito sem consumir energia extra.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E105-A No.11 pp.1443-1449
Data de publicação
2022/11/01
Publicitada
2022/05/13
ISSN online
1745-1337
DOI
10.1587/transfun.2021KEP0006
Tipo de Manuscrito
Special Section PAPER (Special Section on Circuits and Systems)
Categoria

autores

Li DING
  Shanghai Jiao Tong University
Jing JIN
  Shanghai Jiao Tong University
Jianjun ZHOU
  Shanghai Jiao Tong University

Palavra-chave