A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Reconfigurable Neural Network Accelerator and Simulator for Model Implementation Acelerador e simulador de rede neural reconfigurável para implementação de modelo

Yasuhiro NAKAHARA, Masato KIYAMA, Motoki AMAGASAKI, Qian ZHAO, Masahiro IIDA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

O baixo consumo de energia é importante em chips de inteligência artificial (IA) de ponta, onde o fornecimento de energia é limitado. Portanto, propomos um acelerador de rede neural reconfigurável (ReNA), um chip de IA que pode processar tanto uma camada convolucional quanto uma camada totalmente conectada com a mesma estrutura, reconfigurando o circuito. Além disso, desenvolvemos ferramentas para pré-avaliação do desempenho quando um modelo de rede neural profunda (DNN) é implementado no ReNA. Com esta abordagem, estabelecemos o fluxo para implementação de modelos DNN no ReNA e avaliamos seu consumo de energia. ReNA alcançou 1.51TOPS/W na camada convolucional e 1.38TOPS/W geral em um modelo VGG16 com uma taxa de poda de 70%.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E105-A No.3 pp.448-458
Data de publicação
2022/03/01
Publicitada
2021/09/21
ISSN online
1745-1337
DOI
10.1587/transfun.2021VLP0012
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria

autores

Yasuhiro NAKAHARA
  Kumamoto University
Masato KIYAMA
  Kumamoto University
Motoki AMAGASAKI
  Kumamoto University
Qian ZHAO
  Kyushu Institute of Technology
Masahiro IIDA
  Kumamoto University

Palavra-chave