A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Register Minimization and its Application in Schedule Exploration for Area Minimization for Double Modular Redundancy LSI Design Minimização de Registros e sua Aplicação na Exploração de Cronograma para Minimização de Área para Projeto LSI de Dupla Redundância Modular

Yuya KITAZAWA, Kazuhito ITO

  • Exibições de texto completo

    1

  • Cite isto

Resumo:

A redundância modular dupla (DMR) serve para executar uma operação duas vezes e detectar um erro suave comparando os resultados da operação duplicada. O erro de software é corrigido pela reexecução das operações necessárias. A reexecução requer dados de entrada livres de erros e registros são necessários para armazenar esses dados necessários livres de erros. Neste artigo, um método para minimizar o número necessário de registros é proposto onde um particionamento de subgráficos apropriado de nós de operação é pesquisado. Além disso, utilizando o método de minimização de registros proposto, é proposta uma minimização da área de unidades funcionais e registros necessários para implementar o projeto DMR.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E105-A No.3 pp.530-539
Data de publicação
2022/03/01
Publicitada
2021/09/01
ISSN online
1745-1337
DOI
10.1587/transfun.2021VLP0015
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria

autores

Yuya KITAZAWA
  Saitama University
Kazuhito ITO
  Saitama University

Palavra-chave