A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers for Energy-Efficient Computing Um acelerador vetorial reconfigurável de precisão baseado em multiplicadores logarítmicos aproximados para computação com eficiência energética

Lingxiao HOU, Yutaka MASUDA, Tohru ISHIHARA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

O multiplicador logarítmico aproximado proposto por Mitchell fornece uma alternativa eficiente para processar multiplicação densa ou operações de multiplicação-acumulação em aplicações como processamento de imagens e robótica em tempo real. Oferece as vantagens de pequena área, alta eficiência energética e é adequado para aplicações que não necessariamente alcançam alta precisão. No entanto, seu erro máximo de 11.1% dificulta a implantação em aplicações que exigem precisão relativamente alta. Este artigo propõe um novo método de decomposição de operandos (OD) que decompõe uma multiplicação na soma de múltiplas multiplicações logarítmicas aproximadas para reduzir amplamente os erros do multiplicador de Mitchell e, ao mesmo tempo, aproveitar ao máximo sua economia de área. Com base no método OD proposto, este artigo também propõe uma unidade de precisão reconfigurável de multiplicação e acumulação (MAC) que fornece múltiplas precisões reconfiguráveis ​​com alto paralelismo. Em comparação com uma unidade MAC que consiste em multiplicadores precisos, a área é significativamente reduzida para menos da metade, melhorando o paralelismo de hardware e satisfazendo a precisão necessária para vários cenários. Os resultados experimentais mostram a excelente aplicabilidade da nossa unidade MAC proposta em suavização de imagens e localização de robôs e aplicação de mapeamento. Também projetamos um protótipo de processador que integra a funcionalidade mínima desta unidade MAC como um acelerador vetorial e implementamos uma reconfiguração de precisão em nível de software na forma de uma extensão do conjunto de instruções. Confirmamos experimentalmente o correto funcionamento do acelerador vetorial proposto, que fornece diferentes graus de precisão e paralelismo em nível de software.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E106-A No.3 pp.532-541
Data de publicação
2023/03/01
Publicitada
2022/09/02
ISSN online
1745-1337
DOI
10.1587/transfun.2022VLP0005
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria

autores

Lingxiao HOU
  Nagoya University
Yutaka MASUDA
  Nagoya University
Tohru ISHIHARA
  Nagoya University

Palavra-chave